基于Verilog的骰子游戏电路仿真

这主要是和之前用原理图做电路的时候比较。当时一个ram，一个加法器，一个选择器都要手动加，所以电路不会太复杂，不然不知道能不能工作。

现在，用verilog或VHDL语言来描述电路可以是尽可能复杂的。只要硬件电路能实现，复杂度就不再是主要问题。同意0|评论2011-12-5 11:32雷锋小草| 6级

因为IEEE在制定verilog标准的时候，并没有规定电路的规模，也就是说，只要满足功能，规模可以无限大，结构可以任意复杂。同意0|评论2011-12-13 17:16 WRC 926472 |二级

Verilog拥有强大的器件库，不需要考虑门级的设计，可以专注于系统结构，大大提高效率。